बहुपरत पीसीबी डिजाइन में ईएमआई समस्या का समाधान कैसे करें?

क्या आप जानते हैं कि बहु-परत पीसीबी डिजाइन करते समय ईएमआई समस्या को कैसे हल किया जाए?

मैं आपको बता दूँ!

ईएमआई की समस्याओं को हल करने के कई तरीके हैं।आधुनिक ईएमआई दमन विधियों में शामिल हैं: ईएमआई दमन कोटिंग का उपयोग करना, उपयुक्त ईएमआई दमन भागों और ईएमआई सिमुलेशन डिजाइन का चयन करना।सबसे बुनियादी पीसीबी लेआउट के आधार पर, यह पेपर ईएमआई विकिरण और पीसीबी डिजाइन कौशल को नियंत्रित करने में पीसीबी स्टैक के कार्य पर चर्चा करता है।

बिजली बस

IC के पावर पिन के पास उपयुक्त कैपेसिटेंस लगाकर IC के आउटपुट वोल्टेज जंप को तेज किया जा सकता है।हालाँकि, यह समस्या का अंत नहीं है।संधारित्र की सीमित आवृत्ति प्रतिक्रिया के कारण, संधारित्र के लिए पूर्ण आवृत्ति बैंड में आईसी आउटपुट को सफाई से चलाने के लिए आवश्यक हार्मोनिक शक्ति उत्पन्न करना असंभव है।इसके अलावा, पावर बस पर गठित क्षणिक वोल्टेज डिकूपिंग पथ के अधिष्ठापन के दोनों सिरों पर वोल्टेज ड्रॉप का कारण बनता है।ये क्षणिक वोल्टेज मुख्य सामान्य मोड ईएमआई हस्तक्षेप स्रोत हैं।हम इन समस्याओं का समाधान कैसे कर सकते हैं?

हमारे सर्किट बोर्ड पर आईसी के मामले में, आईसी के चारों ओर बिजली की परत को एक अच्छा उच्च-आवृत्ति संधारित्र माना जा सकता है, जो असतत संधारित्र द्वारा लीक की गई ऊर्जा को एकत्र कर सकता है जो स्वच्छ उत्पादन के लिए उच्च-आवृत्ति ऊर्जा प्रदान करता है।इसके अलावा, एक अच्छी बिजली परत का अधिष्ठापन छोटा होता है, इसलिए प्रारंभ करनेवाला द्वारा संश्लेषित क्षणिक संकेत भी छोटा होता है, इस प्रकार सामान्य मोड ईएमआई को कम करता है।

बेशक, बिजली आपूर्ति परत और आईसी बिजली आपूर्ति पिन के बीच का कनेक्शन जितना संभव हो उतना छोटा होना चाहिए, क्योंकि डिजिटल सिग्नल का बढ़ता किनारा तेज और तेज है।इसे सीधे उस पैड से जोड़ना बेहतर है जहां आईसी पावर पिन स्थित है, जिस पर अलग से चर्चा करने की आवश्यकता है।

सामान्य मोड ईएमआई को नियंत्रित करने के लिए, पावर लेयर को डिकूपल करने में मदद करने के लिए पावर लेयर्स की एक अच्छी तरह से डिज़ाइन की गई जोड़ी होनी चाहिए और पर्याप्त रूप से कम इंडक्शन होना चाहिए।कुछ लोग पूछ सकते हैं, यह कितना अच्छा है?उत्तर पावर लेयर, परतों के बीच की सामग्री और ऑपरेटिंग आवृत्ति (यानी, आईसी वृद्धि समय का एक कार्य) पर निर्भर करता है।सामान्य तौर पर, बिजली की परतों की दूरी 6mil होती है, और इंटरलेयर FR4 सामग्री होती है, इसलिए बिजली परत के प्रति वर्ग इंच के समतुल्य समाई लगभग 75pF होती है।जाहिर है, लेयर स्पेसिंग जितनी छोटी होगी, कैपेसिटेंस उतना ही बड़ा होगा।

100-300ps के उदय समय के साथ कई उपकरण नहीं हैं, लेकिन IC की वर्तमान विकास दर के अनुसार, 100-300ps की सीमा में वृद्धि समय वाले उपकरण उच्च अनुपात पर कब्जा कर लेंगे।100 से 300 पीएस वृद्धि समय वाले सर्किट के लिए, 3 मील परत रिक्ति अब अधिकांश अनुप्रयोगों के लिए लागू नहीं है।उस समय, 1mil से कम इंटरलेयर रिक्ति के साथ प्रदूषण तकनीक को अपनाना आवश्यक है, और FR4 ढांकता हुआ सामग्री को उच्च ढांकता हुआ स्थिरांक वाली सामग्री से बदलें।अब, सिरेमिक और पॉटेड प्लास्टिक 100 से 300ps राइज़ टाइम सर्किट की डिज़ाइन आवश्यकताओं को पूरा कर सकते हैं।

यद्यपि भविष्य में नई सामग्रियों और विधियों का उपयोग किया जा सकता है, आम तौर पर 1 से 3 एनएस वृद्धि समय सर्किट, 3 से 6 मील परत रिक्ति, और FR4 परावैद्युत सामग्री आमतौर पर उच्च अंत हार्मोनिक्स को संभालने और क्षणिक संकेतों को पर्याप्त कम करने के लिए पर्याप्त होती है, अर्थात , कॉमन मोड EMI को बहुत कम कम किया जा सकता है।इस पेपर में, PCB लेयर्ड स्टैकिंग का डिज़ाइन उदाहरण दिया गया है, और लेयर स्पेसिंग को 3 से 6 mil माना जाता है।

विद्युत चुम्बकीय परिरक्षण

सिग्नल रूटिंग के दृष्टिकोण से, एक अच्छी लेयरिंग रणनीति सभी सिग्नल ट्रेस को एक या अधिक परतों में रखना चाहिए, जो पावर लेयर या ग्राउंड प्लेन के बगल में हैं।बिजली आपूर्ति के लिए, एक अच्छी लेयरिंग रणनीति यह होनी चाहिए कि पावर लेयर ग्राउंड प्लेन के निकट हो, और पावर लेयर और ग्राउंड प्लेन के बीच की दूरी यथासंभव छोटी हो, जिसे हम "लेयरिंग" रणनीति कहते हैं।

पीसीबी ढेर

किस प्रकार की स्टैकिंग रणनीति ईएमआई को ढालने और दबाने में मदद कर सकती है?निम्नलिखित स्तरित स्टैकिंग योजना मानती है कि बिजली आपूर्ति प्रवाह एक परत पर बहती है और एक ही परत के विभिन्न हिस्सों में एकल वोल्टेज या एकाधिक वोल्टेज वितरित किए जाते हैं।कई शक्ति परतों के मामले पर बाद में चर्चा की जाएगी।

4-प्लाई प्लेट

4-प्लाई लेमिनेट्स के डिज़ाइन में कुछ संभावित समस्याएँ हैं।सबसे पहले, भले ही सिग्नल लेयर बाहरी लेयर में हो और पावर और ग्राउंड प्लेन इनर लेयर में हों, पावर लेयर और ग्राउंड प्लेन के बीच की दूरी अभी भी बहुत बड़ी है।

यदि लागत की आवश्यकता पहली है, तो पारंपरिक 4-प्लाई बोर्ड के निम्नलिखित दो विकल्पों पर विचार किया जा सकता है।वे दोनों ईएमआई दमन प्रदर्शन में सुधार कर सकते हैं, लेकिन वे केवल उस मामले के लिए उपयुक्त हैं जहां बोर्ड पर घटकों का घनत्व काफी कम है और घटकों के आसपास पर्याप्त क्षेत्र है (बिजली आपूर्ति के लिए आवश्यक तांबा कोटिंग लगाने के लिए)।

पहली पसंदीदा योजना है।पीसीबी की बाहरी परतें सभी परतें हैं, और बीच की दो परतें सिग्नल/पावर परतें हैं।सिग्नल लेयर पर बिजली की आपूर्ति को चौड़ी लाइनों के साथ रूट किया जाता है, जिससे बिजली आपूर्ति का पथ प्रतिबाधा कम हो जाता है और सिग्नल माइक्रोस्ट्रिप पथ का प्रतिबाधा कम हो जाता है।ईएमआई नियंत्रण के दृष्टिकोण से, यह उपलब्ध सर्वोत्तम 4-परत पीसीबी संरचना है।दूसरी योजना में, बाहरी परत शक्ति और जमीन को वहन करती है, और बीच की दो परत संकेत को वहन करती है।पारंपरिक 4-लेयर बोर्ड की तुलना में, इस योजना का सुधार छोटा है, और इंटरलेयर प्रतिबाधा पारंपरिक 4-लेयर बोर्ड की तरह अच्छी नहीं है।

यदि वायरिंग प्रतिबाधा को नियंत्रित किया जाना है, तो बिजली आपूर्ति और ग्राउंडिंग के कॉपर द्वीप के नीचे वायरिंग बिछाने के लिए उपरोक्त स्टैकिंग योजना को बहुत सावधान रहना चाहिए।इसके अलावा, डीसी और कम आवृत्ति के बीच कनेक्टिविटी सुनिश्चित करने के लिए बिजली आपूर्ति या स्ट्रैटम पर तांबे के द्वीप को जितना संभव हो उतना जोड़ा जाना चाहिए।

6-प्लाई प्लेट

यदि 4-लेयर बोर्ड पर घटकों का घनत्व बड़ा है, तो 6-लेयर प्लेट बेहतर है।हालाँकि, 6-लेयर बोर्ड के डिज़ाइन में कुछ स्टैकिंग योजनाओं का परिरक्षण प्रभाव पर्याप्त नहीं है, और पावर बस का क्षणिक संकेत कम नहीं होता है।दो उदाहरणों पर नीचे चर्चा की गई है।

पहले मामले में, बिजली की आपूर्ति और जमीन को क्रमशः दूसरी और पांचवीं परत में रखा गया है।कॉपर क्लैड बिजली आपूर्ति की उच्च प्रतिबाधा के कारण, सामान्य मोड ईएमआई विकिरण को नियंत्रित करना बहुत प्रतिकूल है।हालाँकि, सिग्नल प्रतिबाधा नियंत्रण के दृष्टिकोण से, यह विधि बहुत सही है।

दूसरे उदाहरण में, बिजली की आपूर्ति और जमीन को क्रमशः तीसरी और चौथी परत में रखा गया है।यह डिजाइन बिजली की आपूर्ति के कॉपर क्लैड प्रतिबाधा की समस्या को हल करता है।परत 1 और परत 6 के खराब विद्युत चुम्बकीय परिरक्षण प्रदर्शन के कारण अंतर मोड ईएमआई बढ़ जाती है।यदि दो बाहरी परतों पर सिग्नल लाइनों की संख्या सबसे कम है और लाइनों की लंबाई बहुत कम है (सिग्नल के उच्चतम हार्मोनिक तरंग दैर्ध्य के 1/20 से कम), तो डिज़ाइन अंतर मोड ईएमआई की समस्या को हल कर सकता है।परिणाम बताते हैं कि अंतर मोड ईएमआई का दमन विशेष रूप से अच्छा होता है जब बाहरी परत तांबे से भरी होती है और तांबे से ढके क्षेत्र को आधार बनाया जाता है (प्रत्येक 1/20 तरंग दैर्ध्य अंतराल)।जैसा ऊपर बताया गया है, तांबा रखा जाएगा


पोस्ट करने का समय: जुलाई-29-2020